O mundo dos semicondutores avança em direção à heterogeneidade, e o padrão Universal Chiplet Interconnect Express (UCIe) é a peça-chave. Ele permite que chiplets de diferentes fabricantes, com diferentes litografias e propósitos, se comuniquem dentro de um mesmo encapsulamento como se fossem um só. É o fim do design monolítico e o início de uma nova era modular. 🧩
A camada física que padroniza o caos multichip ⚙️
O UCIe define uma camada física (PHY) e um protocolo de enlace para a comunicação entre chiplets. Ele opera sobre substratos orgânicos, silício intermediário (interposer) ou pontes de silício, oferecendo uma largura de banda de até 32 GT/s por linha em sua primeira versão. A arquitetura inclui uma pilha de protocolos que suporta tanto fluxos de dados de alto desempenho quanto tráfego de controle, com mecanismos de correção de erros e gerenciamento de energia. Seu objetivo é que um chip de IA da TSMC converse sem problemas com uma memória HBM da Samsung.
Quando sua CPU precisa conversar com o chip do vizinho 🗣️
Imagine que você junta em um mesmo pacote um chiplet de alto desempenho com outro que é mais lento e esquenta bastante. O UCIe é o tradutor simultâneo que evita que eles briguem entre si. O padrão garante que, mesmo que um venha de uma fundição e o outro da concorrência, ambos se entendam sem a necessidade de um mediador. Como um apartamento compartilhado onde cada inquilino tem suas manias, mas pelo menos os encanamentos funcionam.