El mundo de los semiconductores avanza hacia la heterogeneidad, y el estándar Universal Chiplet Interconnect Express (UCIe) es la pieza clave. Permite que chiplets de diferentes fabricantes, con distintas litografías y propósitos, se comuniquen dentro de un mismo encapsulado como si fueran uno solo. Es el fin del diseño monolítico y el inicio de una nueva era modular. 🧩
La capa física que estandariza el caos multichip ⚙️
UCIe define una capa física (PHY) y un protocolo de enlace para la comunicación entre chiplets. Opera sobre sustratos orgánicos, silicio intermedio (interposer) o puentes de silicio, ofreciendo un ancho de banda de hasta 32 GT/s por línea en su primera versión. La arquitectura incluye una pila de protocolos que soporta tanto flujos de datos de alto rendimiento como tráfico de control, con mecanismos de corrección de errores y gestión de energía. Su objetivo es que un chip de IA de TSMC hable sin problemas con una memoria HBM de Samsung.
Cuando tu CPU necesita hablar con el chip del vecino 🗣️
Imagina que juntas en un mismo paquete un chiplet de alto rendimiento con otro que es más bien lento y calentorro. UCIe es el traductor simultáneo que evita que se tiren los trastos a la cabeza. El estándar asegura que, aunque uno venga de una fundición y otro de la competencia, ambos se entiendan sin necesidad de un mediador. Como un piso compartido donde cada inquilino tiene sus manías, pero al menos las tuberías funcionan.