No ISCAS 2026, a Huawei apresentou sua Lei de Escalonamento Tau e o processador Kirin 2026 com arquitetura LogicFolding. A proposta não reduz o tamanho do transistor, mas reorganiza o fluxo de sinais para encurtar distâncias internas. O resultado: 238 milhões de transistores por mm², um aumento de 53,5% na densidade e uma melhoria de 41% na eficiência energética nos núcleos de alto desempenho. Uma resposta direta às restrições dos EUA que busca contornar o muro do silício sem necessidade de litografia extrema.
LogicFolding: dobrar sinais para extrair o silício 🧠
A arquitetura LogicFolding não encolhe os transistores, mas dobra os caminhos de dados para encurtar a transmissão de sinais. Isso reduz a latência e o consumo de energia sem depender de nós mais finos. Os núcleos de alto desempenho do Kirin 2026 alcançam 41% mais eficiência, enquanto a densidade atinge números de 238 milhões de transistores por mm². É uma abordagem pragmática: quando você não pode usar máquinas EUV de última geração, redesenha o mapa da cidade em vez de construir casas menores.
O truque de dobrar sinais que a Intel gostaria de copiar 🤯
Enquanto os fabricantes ocidentais quebram a cabeça com litografias de 1 nanômetro, a Huawei chega e diz: Senhores, não é necessário encolher, basta dobrar o circuito como um origami. E funciona. O Kirin 2026 agora tem a densidade de um centro de dados enfiado em um chip de celular. Nesse ritmo, os engenheiros da concorrência começarão a suspeitar que a Huawei encontrou um portal dimensional na sala limpa. Ou talvez estejam apenas usando mais fita isolante.