En ISCAS 2026, Huawei presentó su Ley de escalamiento Tau y el procesador Kirin 2026 con arquitectura LogicFolding. La propuesta no reduce el tamaño del transistor, sino que reorganiza el flujo de señales para recortar distancias internas. El resultado: 238 millones de transistores por mm², un 53,5% más de densidad, y un 41% de mejora en eficiencia energética en los núcleos de alto rendimiento. Una respuesta directa a las restricciones de EE.UU. que busca saltarse el muro del silicio sin necesidad de litografía extrema.
LogicFolding: plegar señales para exprimir el silicio 🧠
La arquitectura LogicFolding no encoge los transistores, sino que pliega los caminos de datos para acortar la transmisión de señales. Esto reduce la latencia y el consumo energético sin depender de nodos más finos. Los núcleos de alto rendimiento del Kirin 2026 logran un 41% más de eficiencia, mientras que la densidad alcanza cifras de 238 millones de transistores por mm². Es un enfoque pragmático: cuando no puedes usar máquinas EUV de última generación, rediseñas el mapa de la ciudad en lugar de construir casas más pequeñas.
El truco de plegar señales que a Intel le gustaría copiar 🤯
Mientras los fabricantes occidentales se rompen la cabeza con litografías de 1 nanómetro, Huawei llega y dice: Señores, no hace falta encoger, basta con doblar el circuito como un origami. Y funciona. El Kirin 2026 ahora tiene la densidad de un centro de datos metido en un chip de móvil. A este paso, los ingenieros de la competencia empezarán a sospechar que Huawei encontró un portal dimensional en la sala limpia. O quizá solo usan más cinta aislante.