A IBM apresentou um protótipo de chip do tamanho de uma unha que integra quase 100 bilhões de transistores. A chave está em uma técnica de empilhamento 3D que coloca duas camadas de silício uma sobre a outra. Este design promete 70% mais eficiência energética e 50% mais desempenho do que os chips atuais, embora sua chegada a dispositivos comerciais seja estimada em cerca de dez anos.
Duas camadas de silício para duplicar o desempenho 🚀
O avanço baseia-se na integração vertical de transistores através da técnica VTFET (Vertical Transport Field Effect Transistor). Ao empilhar duas camadas de silício, os elétrons viajam na vertical, reduzindo a distância percorrida e o consumo de energia. Isso permite empacotar mais transistores sem aumentar a área do chip, alcançando uma densidade que os métodos planos atuais não atingem. O processo requer litografia avançada e novos materiais, o que explica o longo prazo de desenvolvimento.
Seu celular daqui a dez anos: mesmo tamanho, mais autonomia 🔋
Ou seja, daqui a uma década seu telefone poderia ter uma bateria que dure um dia e meio em vez de um. Todo um avanço. Enquanto isso, os engenheiros da IBM continuarão empilhando silício como se fossem torres de Lego, e nós continuaremos carregando o celular às seis da tarde. Mas, ei, pelo menos o futuro promete que você não precisará procurar uma tomada com tanta frequência.