IBM ha presentado un prototipo de chip del tamaño de una uña que integra casi 100.000 millones de transistores. La clave está en una técnica de apilado 3D que coloca dos capas de silicio una sobre otra. Este diseño promete un 70% más de eficiencia energética y un 50% más de rendimiento que los chips actuales, aunque su llegada a dispositivos comerciales se estima en unos diez años.
Dos capas de silicio para duplicar el rendimiento 🚀
El avance se basa en la integración vertical de transistores mediante la técnica VTFET (Vertical Transport Field Effect Transistor). Al apilar dos capas de silicio, los electrones viajan en vertical, reduciendo la distancia de recorrido y el consumo energético. Esto permite empaquetar más transistores sin aumentar el área del chip, logrando una densidad que los métodos planos actuales no alcanzan. El proceso requiere litografía avanzada y nuevos materiales, lo que explica el largo plazo de desarrollo.
Tu móvil de dentro de diez años: mismo tamaño, más autonomía 🔋
O sea, que dentro de una década tu teléfono podría tener una batería que dure un día y medio en lugar de uno. Todo un avance. Mientras tanto, los ingenieros de IBM seguirán apilando silicio como si fueran torres de Lego, y nosotros seguiremos cargando el móvil a las seis de la tarde. Pero oye, al menos el futuro promete que no tendrás que buscar un enchufe tan a menudo.