ISCAS 2026において、ファーウェイは「タウ・スケーリング則」と、LogicFoldingアーキテクチャを採用したプロセッサ「Kirin 2026」を発表しました。この提案はトランジスタのサイズを縮小するのではなく、信号の流れを再編成して内部の距離を短縮するものです。その結果、1平方ミリメートルあたり2億3800万トランジスタ、密度53.5%向上、高性能コアにおけるエネルギー効率41%改善を実現しました。これは、最先端の極端紫外線リソグラフィーに頼ることなく、シリコンの壁を突破しようとする、米国の規制に対する直接的な対応です。
LogicFolding：シリコンを搾り取るための信号折り畳み 🧠
LogicFoldingアーキテクチャはトランジスタを縮小するのではなく、データパスを折り畳んで信号伝達を短縮します。これにより、より微細なノードに依存することなく、レイテンシと消費電力を削減します。Kirin 2026の高性能コアは41%の効率向上を達成し、密度は1平方ミリメートルあたり2億3800万トランジスタという数字に達します。これは実用的なアプローチです。最先端のEUV装置が使えないなら、より小さな家を建てる代わりに、都市の地図を再設計するのです。
Intelも真似したくなる信号折り畳みのトリック 🤯
西側のメーカーが1ナノメートルリソグラフィーに頭を悩ませている一方で、ファーウェイはこう言います。「皆さん、縮小する必要はありません。回路を折り紙のように折ればいいのです」。そして、それは機能します。Kirin 2026は今や、データセンター並みの密度を携帯電話のチップに詰め込んでいます。この調子で行けば、競合他社のエンジニアたちは、ファーウェイがクリーンルームに次元ポータルを見つけたのではないかと疑い始めるでしょう。あるいは、単により多くの絶縁テープを使っているだけかもしれません。