Il mondo dei semiconduttori avanza verso l'eterogeneità, e lo standard Universal Chiplet Interconnect Express (UCIe) è il pezzo chiave. Permette a chiplets di diversi produttori, con differenti litografie e scopi, di comunicare all'interno dello stesso package come se fossero uno solo. È la fine del design monolitico e l'inizio di una nuova era modulare. 🧩
Il livello fisico che standardizza il caos multichip ⚙️
UCIe definisce un livello fisico (PHY) e un protocollo di collegamento per la comunicazione tra chiplets. Opera su substrati organici, silicio intermedio (interposer) o ponti di silicio, offrendo una larghezza di banda fino a 32 GT/s per linea nella sua prima versione. L'architettura include una pila di protocolli che supporta sia flussi di dati ad alte prestazioni che traffico di controllo, con meccanismi di correzione degli errori e gestione dell'energia. Il suo obiettivo è che un chip AI di TSMC parli senza problemi con una memoria HBM di Samsung.
Quando la tua CPU deve parlare con il chip del vicino 🗣️
Immagina di mettere insieme nello stesso package un chiplet ad alte prestazioni con un altro che è piuttosto lento e caldo. UCIe è il traduttore simultaneo che evita che si tirino gli arruffi in testa. Lo standard assicura che, anche se uno proviene da una fonderia e l'altro dalla concorrenza, entrambi si capiscano senza bisogno di un mediatore. Come un appartamento condiviso dove ogni inquilino ha le sue manie, ma almeno le tubature funzionano.