All'ISCAS 2026, Huawei ha presentato la sua Legge di scaling Tau e il processore Kirin 2026 con architettura LogicFolding. La proposta non riduce la dimensione del transistor, ma riorganizza il flusso dei segnali per accorciare le distanze interne. Il risultato: 238 milioni di transistor per mm², una densità maggiore del 53,5% e un miglioramento del 41% nell'efficienza energetica nei core ad alte prestazioni. Una risposta diretta alle restrizioni statunitensi che cerca di superare il muro del silicio senza necessità di litografia estrema.
LogicFolding: piegare i segnali per spremere il silicio 🧠
L'architettura LogicFolding non rimpicciolisce i transistor, ma piega i percorsi dei dati per accorciare la trasmissione dei segnali. Questo riduce la latenza e il consumo energetico senza dipendere da nodi più fini. I core ad alte prestazioni del Kirin 2026 ottengono un 41% in più di efficienza, mentre la densità raggiunge cifre di 238 milioni di transistor per mm². È un approccio pragmatico: quando non puoi usare macchine EUV di ultima generazione, ridisegni la mappa della città invece di costruire case più piccole.
Il trucco di piegare i segnali che a Intel piacerebbe copiare 🤯
Mentre i produttori occidentali si scervellano con litografie da 1 nanometro, Huawei arriva e dice: Signori, non serve rimpicciolire, basta piegare il circuito come un origami. E funziona. Il Kirin 2026 ora ha la densità di un centro dati infilato in un chip da cellulare. A questo passo, gli ingegneri della concorrenza inizieranno a sospettare che Huawei abbia trovato un portale dimensionale nella sala bianca. O forse usano solo più nastro isolante.