Le monde des semi-conducteurs évolue vers l'hétérogénéité, et la norme Universal Chiplet Interconnect Express (UCIe) en est la pièce maîtresse. Elle permet à des chiplets de différents fabricants, avec des lithographies et des objectifs distincts, de communiquer au sein d'un même boîtier comme s'ils ne formaient qu'un seul composant. C'est la fin de la conception monolithique et le début d'une nouvelle ère modulaire. 🧩
La couche physique qui standardise le chaos multi-puces ⚙️
UCIe définit une couche physique (PHY) et un protocole de liaison pour la communication entre chiplets. Elle fonctionne sur des substrats organiques, du silicium intermédiaire (interposeur) ou des ponts de silicium, offrant une bande passante allant jusqu'à 32 GT/s par ligne dans sa première version. L'architecture comprend une pile de protocoles qui prend en charge à la fois les flux de données à haute performance et le trafic de contrôle, avec des mécanismes de correction d'erreurs et de gestion de l'énergie. Son objectif est qu'une puce IA de TSMC communique sans problème avec une mémoire HBM de Samsung.
Quand ton CPU doit parler avec la puce du voisin 🗣️
Imagine que tu rassembles dans un même boîtier un chiplet haute performance avec un autre qui est plutôt lent et qui chauffe. UCIe est le traducteur simultané qui évite qu'ils se jettent la vaisselle à la tête. La norme garantit que, même si l'un vient d'une fonderie et l'autre d'un concurrent, ils se comprennent sans avoir besoin d'un médiateur. Comme une colocation où chaque locataire a ses manies, mais au moins la plomberie fonctionne.