À l'ISCAS 2026, Huawei a présenté sa loi de mise à l'échelle Tau et le processeur Kirin 2026 avec l'architecture LogicFolding. La proposition ne réduit pas la taille du transistor, mais réorganise le flux de signaux pour raccourcir les distances internes. Le résultat : 238 millions de transistors par mm², une densité supérieure de 53,5 %, et une amélioration de 41 % de l'efficacité énergétique dans les cœurs haute performance. Une réponse directe aux restrictions américaines qui cherche à contourner le mur du silicium sans avoir recours à la lithographie extrême.
LogicFolding : plier les signaux pour exploiter le silicium 🧠
L'architecture LogicFolding ne réduit pas les transistors, mais plie les chemins de données pour raccourcir la transmission des signaux. Cela réduit la latence et la consommation d'énergie sans dépendre de nœuds plus fins. Les cœurs haute performance du Kirin 2026 atteignent 41 % d'efficacité en plus, tandis que la densité atteint 238 millions de transistors par mm². C'est une approche pragmatique : quand on ne peut pas utiliser les machines EUV de dernière génération, on redessine le plan de la ville au lieu de construire des maisons plus petites.
L'astuce du pliage de signaux qu'Intel aimerait copier 🤯
Alors que les fabricants occidentaux se cassent la tête avec des lithographies de 1 nanomètre, Huawei arrive et dit : Messieurs, pas besoin de réduire, il suffit de plier le circuit comme un origami. Et ça marche. Le Kirin 2026 a désormais la densité d'un centre de données logé dans une puce de téléphone. À ce rythme, les ingénieurs de la concurrence commenceront à soupçonner que Huawei a trouvé un portail dimensionnel dans la salle blanche. Ou peut-être qu'ils utilisent simplement plus de ruban isolant.