AMD revela detalles técnicos de su arquitectura Zen 6
Se filtran datos sobre la próxima generación de procesadores AMD Zen 6. La información sugiere una configuración que mantiene el diseño modular basado en chiplets, pero con cambios significativos en la cantidad de núcleos y la memoria caché. Estos detalles apuntan a una evolución importante en el diseño de CPUs para el mercado de alto rendimiento.
Configuración de núcleos y caché L3
La arquitectura Zen 6 integraría dos complejos de núcleos, o CCD. Cada uno de estos CCD albergaría 12 núcleos de procesamiento, lo que totaliza 24 núcleos en la configuración máxima para un solo socket. Este aumento respecto a generaciones anteriores se complementa con una cantidad de caché L3 muy amplia. Los informes indican que el sistema podría disponer de hasta 288 megabytes de esta memoria caché de tercer nivel, distribuida entre los distintos chiplets.
Implicaciones para el rendimiento
Ampliar la caché L3 beneficia a cargas de trabajo que manejan grandes conjuntos de datos y que se benefician de una baja latencia. Las aplicaciones de renderizado, simulación científica y compilación de código podrían ver una mejora en su desempeño. El diseño con 12 núcleos por CCD también representa un cambio en la densidad de empaquetado, lo que requiere optimizar la eficiencia energética y la interconexión entre los distintos elementos del procesador.
Mientras los entusiastas especulan sobre nombres de código y frecuencias de reloj, AMD mantiene sus planes oficiales en secreto. La comunidad espera que la compañía confirme estos datos técnicos en un evento futuro, probablemente cuando la arquitectura esté más cerca de fabricarse.
