인텔은 글로벌 반도체 부족 현상과 폭발적인 AI 수요에 대응하기 위해 품질 관리 정책을 변경했습니다. 이제 최고 기준을 충족하지 못해 이전에는 폐기되던 프로세서들이 저가형 라인업으로 판매되고 있습니다. 비닝(binning)으로 알려진 이 방식은 국부적으로 결함이 있는 웨이퍼를 재사용하여 결함이 있는 코어나 캐시를 비활성화함으로써 사무용 장비에 사용할 수 있는 기능성 칩을 만드는 것을 가능하게 합니다.
실리콘 웨이퍼 수율의 3D 시각화 🧩
이 과정을 이해하기 위해 300mm 웨이퍼를 3D로 시각화해 봅시다. 각 개별 칩(die)은 색상이 지정된 모자이크로 표현됩니다. 녹색 영역은 완벽한 성능을, 노란색은 작은 결함을, 빨간색은 치명적인 오류를 나타냅니다. 인텔은 전자 현미경으로 이 웨이퍼들을 스캔하고 트랜지스터 수준에서 결함을 매핑합니다. 연산 코어에 결함이 있는 다이는 재할당을 위해 태그가 지정됩니다. 레이저 퓨즈를 통해 손상된 부분을 물리적으로 분리하여 칩을 저가형 모델로 재구성합니다. 이 3D 미세 가공 기술은 완벽한 수율이 70%인 웨이퍼에서도 성능은 저하되지만 최대 95%까지 판매 가능한 칩을 생성할 수 있게 해줍니다.
산업 효율성의 숨겨진 비용 ⚙️
이 전략은 각 웨이퍼의 활용도를 극대화하지만 기술적 역설을 불러일으킵니다. 즉, 기본 하드웨어가 더 이상 독자적인 설계가 아니라 프리미엄 칩 제조의 부산물이 된다는 점입니다. 저가형 소비자에게 이는 성능 마진이 매우 좁고 오버클러킹이 불가능한 프로세서를 의미합니다. 반도체 시장에서 이러한 관행은 부족 현상에 대한 의존도를 강화하고 설계자들로 하여금 결함에 더 관대한 아키텍처를 만들도록 압박하며, 이는 3D 미세 가공을 재정의하는 과제입니다.
인텔은 국부적 결함이 있는 칩을 판매하기 위해 3D 비닝을 구현했지만, 이것이 AI의 중요 애플리케이션에서 이러한 반도체를 통합하는 장치의 장기적인 신뢰성에 어떤 영향을 미칠까요?
(추신: 칩을 3D로 모델링하는 것은 쉽지만, 레고 도시처럼 보이지 않게 만드는 것이 어렵습니다)