AI प्रशिक्षण क्लस्टर में हज़ारों GPU के बड़े पैमाने पर सिंक्रोनाइज़ेशन से एक घटना उत्पन्न होती है जिसे अचानक पल्स लोड के रूप में जाना जाता है। जब सभी कोर एक साथ कंप्यूटेशन चक्र शुरू करते हैं, तो करंट की मांग माइक्रोसेकंड में बढ़ जाती है, जिससे वोल्टेज में गिरावट आती है जो बुनियादी ढांचे को अस्थिर कर देती है। प्रदर्शन की वास्तविक सीमा अब कंप्यूटिंग क्षमता नहीं है, बल्कि बिना ढहे इन क्षणिक घटनाओं को अवशोषित करने की विद्युत ग्रिड की क्षमता है।
माइक्रोआर्किटेक्चर ऑफ़ डिस्ट्रीब्यूशन एंड एनर्जी बफर स्टोरेज ⚡
इन उच्च-आवृत्ति दोलनों को कम करने के लिए, डेटा सेंटर डिज़ाइनर खंडित बिजली वितरण आर्किटेक्चर अपना रहे हैं। सुपरकैपेसिटर बैंक और बफर स्टोरेज सिस्टम लागू किए जाते हैं जो स्थानीय शॉक अवशोषक के रूप में कार्य करते हैं, मांग के चरम के दौरान ऊर्जा जारी करते हैं। इसके अलावा, AI क्लस्टर के लिए बिजली आपूर्ति को अल्ट्रा-फास्ट प्रतिक्रिया वोल्टेज नियामकों (12-फेज़ या अधिक VRM) और इंटरमीडिएट बस टोपोलॉजी की आवश्यकता होती है जो रैक के बीच उतार-चढ़ाव को अलग करती है। करंट प्रवाह के 3D विज़ुअलाइज़ेशन दिखाते हैं कि कैसे वोल्टेज ड्रॉप बस बार के माध्यम से शॉक वेव की तरह फैलते हैं, मदरबोर्ड पर पावर प्लेन के पुन: डिज़ाइन की मांग करते हैं।
माइक्रोफैब्रिकेशन का अदृश्य अड़चन 🔬
विरोधाभास स्पष्ट है: जबकि सेमीकंडक्टर ट्रांजिस्टर घनत्व बढ़ाने के लिए 3nm नोड्स और 3D आर्किटेक्चर की ओर बढ़ रहे हैं, विद्युत बुनियादी ढांचा पीछे रह गया है। चिप निर्माताओं और सिस्टम डिज़ाइनरों को पैकेजिंग में करंट सेंसर और डायनेमिक वोल्टेज स्केलिंग एल्गोरिदम को एकीकृत करने के लिए सहयोग करना चाहिए जो स्पाइक्स का अनुमान लगाते हैं। पावर प्रबंधन में इस विकास के बिना, कृत्रिम बुद्धिमत्ता की वास्तविक सीमा मूर का नियम नहीं, बल्कि ओम का नियम होगी।
वे कौन से 3D माइक्रोफैब्रिकेशन तरीके हैं जो GPU क्लस्टर में सिंक्रोनस लोड स्पाइक्स को कम करने के लिए चिप-स्तरीय पावर रेगुलेटर को एकीकृत कर सकते हैं?
(पी.एस.: एकीकृत सर्किट परीक्षा की तरह हैं: आप जितना अधिक उन्हें देखते हैं, उतनी ही अधिक रेखाएँ दिखाई देती हैं)