Samsung, SK hynix और Micron ने DDR6 मेमोरी के लिए सब्सट्रेट डिजाइन करना शुरू कर दिया है, भले ही JEDEC मानक अभी तक परिभाषित नहीं हुआ है। यह समय से पहले किया गया कदम भविष्य के प्लेटफार्मों पर अनुकूलता और प्रदर्शन सुनिश्चित करने के उद्देश्य से है, हालांकि अंतिम विशिष्टता आने में महीनों लग सकते हैं, जिससे इंजीनियरों को अंधेरे में काम करना पड़ रहा है।
पीढ़ीगत छलांग के लिए उन्नत सब्सट्रेट 🔬
DDR6 सब्सट्रेट्स को 12 Gbps से अधिक गति का समर्थन करने के लिए अतिरिक्त परतों और कम हानि वाली सामग्रियों की आवश्यकता होगी। उद्योग रिपोर्टों के अनुसार, निर्माता पहले से ही पतले इंटरकनेक्शन और बेहतर थर्मल प्रबंधन वाले डिजाइनों का मूल्यांकन कर रहे हैं। यह विकास मानक की परिभाषा के समानांतर किया जा रहा है, जिसमें जोखिम शामिल हैं: यदि JEDEC प्रमुख मापदंडों को संशोधित करता है, तो वर्तमान प्रोटोटाइप उत्पादन में आने से पहले ही अप्रचलित हो सकते हैं।
हमेशा की तरह, लेकिन अधिक हर्ट्ज़ के साथ ⚡
हर पीढ़ी की तरह, कंपनियां यह जाने बिना कि मानक वास्तव में क्या मांग करेगा, हार्डवेयर विकसित करने में जुट जाती हैं। यह पहियों के आकार को जाने बिना रेसट्रैक बनाने जैसा है। अंत में, यह सब इस बात पर निर्भर करता है कि लक्ष्य के सबसे करीब कौन पहुंचता है, और जब हमें उन MHz को निचोड़ने के लिए मदरबोर्ड, RAM और प्रोसेसर को अपग्रेड करना होगा, जो हमें डेस्कटॉप पर मुश्किल से महसूस होंगे, तो उपयोगकर्ताओं को कीमत चुकानी पड़ेगी।