英特尔已调整其质量控制政策，以应对全球半导体短缺和人工智能需求的爆发式增长。如今，那些因未达到最高标准而曾被淘汰的处理器，正被投入低端市场销售。这种被称为分级（binning）的做法，允许重复利用存在局部缺陷的晶圆，通过禁用有缺陷的核心或缓存，制造出适用于办公设备的可用芯片。
硅晶圆良率的3D可视化 🧩
为了理解这一过程，让我们想象一块以3D方式呈现的300毫米晶圆。每个单独的芯片（die）都表现为一个彩色马赛克。绿色区域表示完美性能；黄色区域表示微小瑕疵；红色区域表示严重缺陷。英特尔使用电子显微镜扫描这些晶圆，并在晶体管级别绘制缺陷图。存在计算核心故障的芯片会被标记，以便重新分配。通过激光熔断，物理断开受损部分，将芯片重新配置为低端型号。这种3D微制造技术使得一块良率仅为70%的晶圆，能够产生高达95%的可售芯片，尽管性能有所降低。
工业效率的隐性成本 ⚙️
尽管这一策略最大限度地利用了每块晶圆，但它引入了一个技术悖论：基础硬件不再是独立设计，而是高端芯片制造的副产品。对于低端消费者而言，这意味着处理器的性能余量非常有限，且不具备超频能力。在半导体市场中，这种做法加剧了对短缺的依赖，并迫使设计师创建更容错的架构——这一挑战正在重新定义3D微制造技术。
英特尔已实施3D分级技术来销售存在局部缺陷的芯片，但这如何影响集成这些半导体的设备在关键人工智能应用中的长期可靠性？
（附注：在3D中建模一个芯片很容易，难的是让它看起来不像一座乐高城市）