Lyra：用于验证 RISC-V 处理器的生成式框架
验证复杂的 RISC-V 处理器设计是一个重大挑战。传统方法依赖于缓慢的软件模拟和随机测试刺激，这构成了一个显著的瓶颈。Lyra 作为一种创新解决方案应运而生，从根本上解决这个问题，直接将人工智能集成到工作流程中。🚀
智能测试生成方法
Lyra 不依赖于盲目的变异或随机向量，而是融入了名为 LyraGen 的专用生成模型。该模型深入理解处理器的指令集架构 (ISA)。其主要功能是生成语义丰富且高质量的指令序列，这些序列专为探索硬件设计中的复杂行为和边缘情况而设计，这些是随机方法忽略的。
LyraGen 的关键优势：- 生成理解 RISC-V 指令语义的测试刺激。
- 定向探索硬件的复杂内部状态。
- 用有意义的指令序列取代简单的随机性。
芯片设计需要的是 AI 解释哪些指令值得执行，而不是随机敲击键盘直到出现故障。
通过硬件执行实现的大幅加速
Lyra 的架构不仅在测试生成方面智能，而且在执行方面极快。该系统在 FPGA 的 SoC 中并行实现被测单元和黄金参考模型。这种方法允许以硬件速度比较两者之间的差异，实现巨大的加速。此外，它便于大规模实时收集覆盖率指标，这是软件模拟器无法实现的。
加速验证的结果：- 以 FPGA 的原生速度执行比较和验证。
- 全面高效地收集覆盖率数据。
- 结合 LyraGen 的智能生成与硬件速度。
证明其优越性的实证结果
使用 Lyra 的实验测试显示，与最先进的传统软件验证器相比，有可量化的实质性改进。该系统实现了高达 1.27 倍的设计覆盖率，发现了更多边缘案例和关键状态。在速度方面，它将端到端的完整验证过程加速了107 至 3343 倍。另一个关键好处是收敛难度持续降低，这直接转化为降低验证复杂设计的总成本和所需时间。✅