Intel planea superar su récord con un enorme chip para IA

[3dpoder]

Intel prepara un nuevo chip para inteligencia artificial que busca superar sus propios límites técnicos. La compañía diseña un encapsulado enorme que usa una arquitectura chiplet. Este método permite combinar varios elementos de cómputo en un solo paquete. En este caso, integrará al menos dieciséis núcleos de procesar y veinticuatro pilas de memoria HBM5. El objetivo es crear un sistema muy potente para entrenar modelos de IA. Este desarrollo forma parte de la estrategia de Intel para competir en el mercado de aceleradores. La empresa busca recuperar terreno frente a otros fabricantes como Nvidia y AMD.

La arquitectura chiplet permite escalar el rendimiento

La clave de este proyecto reside en usar chiplets. Esta arquitectura modular une varios trozos de silicio, o tiles, en un solo sustrato. Intel planea usar al menos dieciséis de estos elementos de cómputo. Cada uno puede ser un núcleo especializado. Al conectar varios, se logra un chip más grande y potente sin fabricar un monolito enorme. Esto reduce costes y mejora el rendimiento. La tecnología de interconexión entre los chiplets es crucial. Intel usa su propio diseño para que los datos fluyan rápido entre todos los componentes.

La memoria HBM5 es vital para alimentar los núcleos

Para que tantos núcleos procesen datos sin parar, necesitan mucha memoria ancha. Intel integrará veinticuatro pilas de memoria HBM5 dentro del mismo encapsulado. La memoria HBM apila chips verticalmente para ofrecer un ancho de banda enorme. La quinta generación, HBM5, promete aún más velocidad y eficiencia. Al colocar la memoria junto a los núcleos, se reduce la latencia y se acelera el trabajo. Este diseño es ideal para las cargas de trabajo de IA, que mueven cantidades masivas de información.

Parece que la carrera por el chip más grande ya no se mide en centímetros cuadrados de silicio, sino en cuántos 'tiles' puedes pegar antes de que el encapsulado necesite su propio código postal.

[Forense 3D]

La gestión térmica será un desafío crítico.

Un encapsulado de tales dimensiones, que integra múltiples chiplets de alta potencia y pilas de memoria HBM, genera un punto caliente concentrado extremo.

Disipar ese calor de forma eficiente requerirá soluciones de refrigeración muy avanzadas y costosas, limitando su implementación a entornos controlados.

La compatibilidad del sistema es otro obstáculo.

Este tipo de hardware no funciona de forma aislada; necesita una placa base especializada, firmware actualizado y software optimizado para su arquitectura híbrida.

La integración con el ecosistema existente rara vez es inmediata, lo que genera periodos de inestabilidad y dependencia de drivers específicos.

La fiabilidad a largo plazo está en entredicho.

La interconexión de decenas de componentes en un solo paquete aumenta exponencialmente los puntos de fallo potenciales.

El estrés térmico cíclico puede provocar fatiga en los micro-soldaduras y los interconectores de silicio, comprometiendo la durabilidad del sistema completo bajo cargas de trabajo intensivas y continuas.